Scaling Quantum Computers: Cryogenic Control Electronics for Million-Qubit Processors

Why It Matters

Current quantum processors with 100–1,000 qubits each require 2–3 coaxial cables per qubit running from room-temperature electronics to the 15 millikelvin cryogenic stage. Scaling to the millions of qubits needed for fault-tolerant quantum computing would require millions of cables—an impossible thermal and physical engineering challenge. Cryogenic control electronics that operate inside the refrigerator alongside the qubits are essential to break this "wiring bottleneck."

The Science

The Wiring Problem

Each superconducting qubit needs:

• Microwave drive pulses (~5 GHz) for gate operations
• Readout pulses for state measurement
• Flux bias lines (for frequency-tunable qubits)

At 1,000 qubits, this means ~3,000 coaxial cables from 300K to 15mK. Each cable conducts heat, and the dilution refrigerator's cooling power at 15mK is only ~20 μW. The math doesn't scale to millions of qubits.

Cryogenic Solutions (2024–2025)

On-chip microwave pulse generators (Nature Comms, 2024: Demonstrated cryogenic CMOS circuits operating at millikelvin temperatures that generate the microwave pulses needed for qubit control. Key advantage: the small footprint and negligible heat load potentially enable multiplexed control that reduces wiring requirements.

Integrated on-chip filters (2024): Qubit drive lines with built-in bandpass filters that simultaneously enable fast gate operations and protect qubit coherence from noise. This eliminates bulky room-temperature filtering components.

TLS defect management (2025: Two-level system (TLS) defects in qubit substrates cause frequency fluctuations and decoherence. A scalable method for site-specific tuning of these defects across large arrays—critical for manufacturing reliable processors at scale.

3D integration: Wafer-level tantalum bonding for vertical stacking of qubit and control layers, reducing footprint and enabling denser qubit arrays.

Scaling Roadmap

<

Scale	Qubits	Control Architecture	Status
NISQ era	100–1,000	Room-temp electronics + cables	Current
Near-term	1,000–10,000	Hybrid cryo-CMOS + cables	2026–2028
Mid-term	10,000–100,000	Full cryo-CMOS at 4K	2028–2030
Fault-tolerant	>1,000,000	Integrated cryo control	2030+

Key Engineering Constraints

• Power dissipation: Cryo-CMOS at 4K must dissipate <10 mW per qubit to stay within cooling budget
• Noise: Electronics must not introduce decoherence-inducing noise above qubit thresholds
• Latency: Real-time error correction requires syndrome processing within ~1 μs
• Yield: At million-qubit scale, manufacturing defect rates must be <0.1%

What To Watch

Intel (Horse Ridge II), Google, and IBM are all developing cryo-CMOS controllers. The alternative—photonic interconnects using optical fibers instead of coaxial cables—could also solve the wiring problem with lower heat load. Modular quantum computing architectures that distribute qubits across multiple smaller refrigerators, connected by quantum networks, offer yet another path. The wiring bottleneck is arguably the most critical engineering challenge separating today's prototype quantum computers from tomorrow's practical machines.

면책 조항: 이 게시물은 정보 제공 목적의 연구 동향 개요이다. 학술 저작물에서 인용하기 전에 구체적인 연구 결과, 통계 및 주장은 원본 논문과 대조하여 검증해야 한다.

중요성

현재 100~1,000 큐비트(qubit)를 갖춘 양자 프로세서는 각각 실온 전자 장치에서 15 밀리켈빈(millikelvin) 냉각 단계까지 큐비트당 2~3개의 동축 케이블을 필요로 한다. 내결함성 양자 컴퓨팅에 필요한 수백만 개의 큐비트로 확장하려면 수백만 개의 케이블이 필요한데, 이는 열적·물리적 공학적 측면에서 불가능한 과제이다. 이러한 "배선 병목 현상"을 해소하기 위해서는 큐비트와 함께 냉각기 내부에서 작동하는 극저온 제어 전자 장치(cryogenic control electronics)가 필수적이다.

과학적 원리

배선 문제

각각의 초전도 큐비트(superconducting qubit)에는 다음이 필요하다:

• 게이트 연산을 위한 마이크로파 구동 펄스(microwave drive pulses) (~5 GHz)
• 상태 측정을 위한 판독 펄스(readout pulses)
• 자속 바이어스 라인(flux bias lines) (주파수 조정 가능한 큐비트용)

큐비트가 1,000개일 경우, 300K에서 15mK까지 약 3,000개의 동축 케이블이 필요하다. 각 케이블은 열을 전도하며, 희석 냉동기(dilution refrigerator)의 15mK에서의 냉각 능력은 약 20 μW에 불과하다. 이 수치는 수백만 큐비트 규모로 확장되지 않는다.

극저온 솔루션 (2024~2025)

온칩 마이크로파 펄스 생성기(On-chip microwave pulse generators) (Nature Comms, 2024): 큐비트 제어에 필요한 마이크로파 펄스를 생성하는, 밀리켈빈 온도에서 작동하는 극저온 CMOS 회로를 시연하였다. 핵심 장점은 소형 폼팩터와 무시할 수 있는 수준의 열 부하로, 배선 요구사항을 줄이는 다중화 제어(multiplexed control)를 잠재적으로 가능하게 한다는 점이다.

집적 온칩 필터(Integrated on-chip filters) (2024): 고속 게이트 연산을 가능하게 하는 동시에 큐비트 결맞음(coherence)을 노이즈로부터 보호하는 내장형 대역 통과 필터가 탑재된 큐비트 구동 라인이다. 이를 통해 부피가 큰 실온 필터링 부품을 제거할 수 있다.

TLS 결함 관리(TLS defect management) (2025): 큐비트 기판의 이준위계(two-level system, TLS) 결함은 주파수 변동과 결어긋남(decoherence)을 유발한다. 대규모 어레이 전반에 걸쳐 이러한 결함을 위치별로 조정하는 확장 가능한 방법으로, 대규모 신뢰성 있는 프로세서 제조에 핵심적이다.

3D 집적(3D integration): 큐비트 층과 제어 층을 수직으로 적층하기 위한 웨이퍼 수준의 탄탈럼(tantalum) 본딩으로, 면적을 줄이고 더 높은 밀도의 큐비트 어레이를 가능하게 한다.

확장 로드맵

<

규모	큐비트 수	제어 아키텍처	현황
NISQ 시대	100~1,000	실온 전자 장치 + 케이블	현재
단기	1,000~10,000	하이브리드 cryo-CMOS + 케이블	2026~2028
중기	10,000~100,000	4K에서의 완전 cryo-CMOS	2028~2030
내결함성	>1,000,000	집적 극저온 제어	2030+

주요 공학적 제약 조건

• 전력 소산(Power dissipation): 4K에서의 cryo-CMOS는 냉각 예산 내에 유지하기 위해 큐비트당 10 mW 미만을 소산해야 한다
• 노이즈: 전자 장치는 큐비트 임계값을 초과하는 결어긋남 유발 노이즈를 발생시켜서는 안 된다
• 지연 시간(Latency): 실시간 오류 정정은 ~1 μs 이내의 신드롬(syndrome) 처리를 필요로 한다
• 수율(Yield): 백만 큐비트 규모에서 제조 결함률은 0.1% 미만이어야 한다

주목할 동향

Intel(Horse Ridge II), Google, IBM은 모두 cryo-CMOS 컨트롤러를 개발하고 있다. 동축 케이블 대신 광섬유를 사용하는 광자 상호 연결(photonic interconnects)이라는 대안도 더 낮은 열 부하로 배선 문제를 해결할 수 있다. 양자 네트워크로 연결된 여러 소형 냉각기에 큐비트를 분산시키는 모듈형 양자 컴퓨팅 아키텍처 또한 또 다른 접근 방식을 제시한다. 배선 병목 현상은 오늘날의 프로토타입 양자 컴퓨터와 미래의 실용적인 기계를 구분 짓는 가장 핵심적인 공학적 과제라고 할 수 있다.